PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-261288

(43) Date of publication of application: 29.09.1998

(51)Int.CI.

G11C 11/407 G06F 1/26 H01L 27/10 H03K 5/13 HO4L 7/00

(21) Application number: 08-242695

(71)Applicant: HITACHI LTD

(22)Date of filing:

26.08.1996

(72)Inventor: NODA HIROMASA

AOKI MASAKAZU


IDEI YOJI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To enhance a synchronization accuracy while expanding a synchrinizable clock frequency band by generating pulses whose duties of input pulse width are made small while providing a pulse generating circuit at the input part of a synchronous mirror delay circuit SMD.

SOLUTION: A pulse generating circuit constituted of a delay circuit Pw, an inverter N1 and a NAND gate G1 is provided in this device. The delay time in an input part from an buffer B1 to an inverter N3 is made to be the same d1 as that of a buffer circuit B2 and the delay time of inverter circuits N4, N5 is made to be the same d2 as that of a buffer circuit B3 and also these delay times are set in accordance with the delay time of edges of pulses to be transmitted from a forward delay array FDA to a backward delay array BDA via a mirror control circuit MCC and, moreover, the delay time of output circuit inverters N6, N7 is also made to be d2. At this time, the period from an external clock CLKin till an internal clock CLKout just becomes the double period of that of the CLKin.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

일본공개특허공보 평10-261288호(1998.09.29) 1부.

[첨부그림 1]

(III)日本国特許計(JP)

(11)特許出辦公與哲學

特開平10-261288

All the september of the first of and application fieldings in a

The second secon

__(43) 公開日,平成10年(1988) 9 月29日

(61)IntCL*		識別記号		P 1			
G11C	11/407			G11C 11/			
GOGF	1/28			HO11 27/	/10	311	
- HOLL	27/10	811					فالواومة الممد فدير لوجات
HOBK	5/13			HOAL 7	/00	. 	
HO4L	7/00			GOBF 1	/00	3302	
	- 1		客空間求	未粉水 館水頂	の数6 FD	(全 15 页)	是美页に統く

(21)出剧番号

(22)出籍日

平成8年(1996)8月26日

(71)出版人 000005108

株式会社日立製作所

東京都千代田区神田顧問台四丁貝 8 香地

(72)発明者 野田 桧正

或文都小平市上水本町五丁目20番1号 袋

式会社日立製作所半等体事業部內

(72)発明者 青木 正和

東京都小平市上水本町五丁目20番1号 練

(72)発剪者 出井 聯治

東京都小平市上水本町五丁目20番1号 株


式会社日立製作所半等体事業部内

(74)代别人 升四士 位岩 光政

(54) [発射の名称] 半等体条状回路装置

[課題] 同期可能なクロック周波数帯域を拡大させ、 問期格威を向上させたシンクロナス・ミラー・ディレイ

門的を提供する。 (修正有) 【解決手段】 入力されだクロックを遅延させる入力段 回路 と、それを通したパルス出力信号を順次伝播させる 基本遅延単位を構成する論理様ゲート回路 からなるフォ ワード・ディレイ・アレイFDAと、入力森回路を通し たパルスと各論理秩ゲート回路の出力信号とを受け、そ の出力をゲート制御信号とするミラー制御回路MCC と、それから対応する出力信辱が供給され、ミラー制御 回路を通したパルスエッジをフォワード・ディレイ・ア レイとは逆方向に伝播させる夢本違延単位を構成する論 理様 ゲート回路から なるバックワード・ディ レイ・ア レ イB DA及びドライバとを含む同期パルス発生回路にお ... いて、入力疫回路にデューティを小さくしたパルス発生 回路 Pw、NI、GIを設ける。



【特許請求の範囲】

(試求項1) 外部場子から入力されたクロックを選ばさせ、外部クロックに対してパルス個デューティを小さくしたパルス個を持つパルスを形成するパルス発生回路を含む入力段回路と、

かかる入力を回路を通したパルス信号を受けてその出力 信号を原次に伝摘させる基本選起単位を情点する論理核 ゲート回路からなるフォワード・ディレイ・アレイと、 上記入力を回路を通じたパルスとも論理核ゲート回路の 出力信号とを受け、その出力を上記フォワード・ディレ イ・アレイの所定の論理核ゲートのゲート制御信号とし て伝えるミラー制御回路と、

上記ミラー射線回路から対応する出力信号が供給され、 かかるミラー射線回路を通したパルスエッジを上記フォ ワード・ディレイ・アレイとは逆方向に伝播させる基本 遠延単位を探域する論理はゲート回路からなるバックワ ード・ディレイ・アレイとを含む周期パルス発生回路を 備えてなることを特徴とする半端体集後回路装置。

(請求項2) 上記入力級回路には、第1の混延時間の信号選延を行う第1の選延回路と第2の選延回路、第2の選延時間の信号選延を行う第3の選延回路を含み、上記パックワード・ディレイ・アレイの出力信号は、上記第2の選延時間を持つクロックドライバを通して出力されるものであることを特徴とする結求項1の半導体集積回路装置。

【除求項3】 外部場子から入力されたクロックを退延させ、外部クロックに対してバルス場デューティを小さくしたパルス幅を持つパルスを形成するパルス発生回路を含む第1の入力段回路と、

上記第1の入力&回路の選延時間と同じ遅延時間を持つ ようにされた第2の入力&回路と、

上記第2の入力級国務を通したパルス信号を受けてその 出力信号を順次に伝播させる基本返議単位を構成する論 理核ゲート回路からなるフォワード・ディレイ・アレイ

上記第1の入力級回路を通したパルスと各級理様ゲート回路の出力信号とを受け、その出力を上記フォーワド・ディレイ・アレイの所定の論理様ゲートのゲート制御信号として伝えるミラー料準回路と、

上記ミラー料御回路から対応する出力信号が供給され、かかるミラー制御回路を通したパルスエッジを上記フォワード・ディレイ・アレイとは逆方向に伝播させる基本 遅延単位を構成する協理様グート回路からなるパックワード・ディレイ・アレイとを合む調剤パルス発生回路を 備えてなることを持数とする学様体集様回路装配。 (「結束項4」 上記第1及び第2の入力な回路には、それも特1の選延時間の信号選延を行う第1の遅延回路、第2の遅延時間の信号選延を行う第3の運延回路、第2の遅延時間の信号選延を行う第3の運延回路を含み、上記パックワード・ディレイ・ア ・レイの出力信号は、上記第2の選延時間を持つクロック

1000

ドライバを通して出力されるものであることを特徴とする

お求項3の半端体集後回路装置。

ー(は求項5) 上記入力級回路には、フォワード・ディレイ・アレイからミラー財政国路を選してバックワード・ディレイ・アレイにバルスエッジが伝えられる選絡時間に相当する遅延時間を持つ遅延回路が挿入されるものであることを持載とするほ求項)又はは求項3の半導体表紙回路表記。

【請求項6】 上記半導体集制回勤装置は、シンクロナスタイナミック型RAMを構成するものであり、上記同期クロック発生回路は、そのクロック入力回路に用いられるものであることを検索とするほか項1又は途水項3の半場件集積回勤装置。

【2001】 「一個の では、 「では、 「では、 「では、 「では、 「では、 」 では、 「では、 「では、 」 では、 「では、 」 では、 「では、 「では、 」 では、 「では、 「では、 」 では、 「では、 「では、 」 では、 「では、 」 「では、 」 では、 「では、 」 「は、 」 「は、 」 「では、 」 「は、 」 」 「は、 」 「は

(0005)

【従来の技術】 シンクロナス・ミラー・ディレイ回路 (SMC) は、外部クロックと内部クロックとの周期を とろための回路である。このようなシンクロナス・ミラー・ディレイ回路については、アイ・エス・エス・シー・シー ダイジェスト オブ テクニカル ペーパーズ (ISSCC DIGIST OF TECHNICAL PAPERS) 誌 1996年2 月10日、第 874頁~第 9万頁がある。

[0003]

【契明が解決しようとする課題)図1.1には、本研発明 選挙において先に検討されたシンクロナス・ミラー・デ ィレイ回路の回路図が示され、図12にはその動作を説 明するための波形図が示されている。この回路におい て、内部クロック.CL Kont の立ち上がりと外部クロッ クCL Kinの立ち上がりが周期する場合を考える。外部 クロックCLKinは、遅延時間がそれぞれd 1、d2及 びょうの3つの選延回路を通じてフォワード・ディレイ ・アレイ回路(以下、FDAという)に入力される。こ のF DA中を伝達しているnサイクル目のクロックの文 ち上がりエッジは、コモン(以下、COMMONいう) として伝播されるn + 1サイクル目のクロックの立ち上 がりにより、上記F DA中での伝播が止められ、同時に 伝播が止められた位置とちょうと対称の位置にあるパッ クワード・ディレイ・アレイ (以下、BDAという) 中 のノードに立ち上がりエッジが転送される。

(00.04) 上記立ち上がリエッジは、FDA中の伝統 時間 tDAとちょうと同じ時間をかけてBDA中を伝体 し、遅延時間 d 2の遅延回路(内部クロックドライバに 一名裏する)を通して、内部クロック C L Kout として出 力される。上記FDA中のnサイクル目の立ち上がリエ

and the same of the transfer of the same of the same

ッジがn+1サイクル目のCOMMO Nの立ち上がリエッジによって伝播が止められることから、次式(1) と d 2+d1+(10A= t CK (0005) また、外部クロックでLKinから内部クロックでLKinから内部クロックでLKinから内部と次式(2) の 関係が成立する、つまり、外部クロックでLKinから内

(0006) 上記周期動作が実現するには扱っかの条件が必要である。ます、クロックサイクル中に対してd 1。 d 2が小さすぎると、n サイクル目のクロックにより CO MMO Nがハイレベル(H)の期間中に、FDAの入力信号FDAInもnサイクル目のクロックによってハイレベル(H)になり、ミラー製物回路(以下、MMCという)のナンド(NAND)ゲートによって、FDA内におけるクロックの立ち上がリエッジの伝播が止められてしまう。この場合、上記の特式(1)は成立しなくなる。

(0007) したがって、nサイクル目のクロックによ (...CK<2 (d1+d2+tD)

【0008】 きらに、n+1サイクル目のクロックによりコモン(COMMO N)がハイレベル(H)になるまで、nサイクル目のクロックの立ち上がりエッジは、FDA中になければならばし、つまり、上記のようにn+1サイクル目のクロックがEDAル(H)になるまで、nサイクル目のクロックがFDA(CK<ntD+d1+d2

【OOD 9】逆に、クロックサイクルに対してd 1 + d 2が大きすぎると、t DAが短くなり、nサイクル目のクロックによりFDAIがまたハイレベル(H)になっているときに、FDAからBDAに転送されたnサイクル目のクロックの立ち上がリエッジがBDA出力の2つの基本遅延単位前のナンドゲート回路 bの入力まで戻ってきてしまう。このとき、COMMONはn+1サイクル目のクロックによりまたハイレベル(H)なので、上配MCCによりナンドゲート回路 bは非活性状態にあり、FDAからBDAIに転送されたnサイクル目のクロックの立ち上がりエッジの伝摘を止めてしまう。この場合にも、上記等式(1)は成立しなくなるので、FDAもCK=4/2(d1+d2+tD)

(00.10] 上記3つの条件式(3)、(4)及び(5)より、0.3μmプロセス、電源電圧3、3Vを例にし、同期可能なクロック周波数の遅延時間42依存性を計算した指果が図14に示されている。ここで、FDAと8DAの機り返し数のを50と仮定した。同窓において、側がけるとした領域が同期可能なクロックの周波数帯域である。実現の国路においては、d2は、固定であるために、実際の国路においては、d2は、固定であるために、実際の国路においては、d2は、固定であるために、実際の国路においては、d2は、固定であるために、実際の国路に対いては、d2は、固定であるために、実際の国路の知り口が大きいほとないこ

いう関係が成立する。 ここで、 t CKは、クロックCL Kinのサイクル時間(1周期)である。

············ (.1)

一部クロックでLKout までがちょうどともでKに等しく なり、上記の外部クロックでLKInと内部クロックでし Kout とが阿別することとなる。

d 1+d2+d.1+t.DA+t.DA+d2=2 (d1+d2+t.D

りののMMO Nがロウレベル(L)になってから、上記FDA Inが n サイクル目のクロックによってハイレベル(H)になる出表がある。この条件を図12の動作波形図上に示すと、繋がけで示した期間で1か正でなければならないという条件になる。このことを式(3)で表す。たたに、上記外割クロックでLKIIがパルス幅デューディ50%であるとする。また、もりは、上記FDA及びBDAを構成する基本選延単位(2入力のナンドゲート回路が1個とくなる信号返路)の選延時間である。

...... (3)

を通り抜けてしまってはならない。この条件を次式 (4) で表す。ここで、nは上記基本選減単位の繰り返 し数である。上記式(3) と式(4) からなる 2 つの条件により同期可能なクロック周波数の下限が決められる。

...... (4)

Inがロウレベル(L)なって、ナンドゲート回路 bが活性化されてから、FDAから BDAに転送されたn サイクル目のクロックの立ち上がりエッジがBDA出力の2つの基本選延単位前に相当するナンドゲート回路 b に到達するように、tDAをある程度長くしなければならない。この条件を図12の動作波形上に示すと、額付けで示した期間 r 2 が正でなければならないという条件になる。このことを式で表すと次式(5)のようになる。ただし、クロックでしてNinのパルス幅デューティは、5 0%であるとする。この条件により、回期可能なクロック 周波数の上限が決められる。

...... (5)

とになる。同図により、同期可能なクロック周波数帯域は、極めて狭い範囲に限定されていることが到る。同期可能なクロックサイクルの最高値は、最低値の1.5倍、以下であり。未予のプロセスバランキや電源電圧変勢を含めた。クロック周波数をこの希疑に制限するのは難し

(00(1)] また、上記式 (2) の計算には、無視されている運転点のがあることが判明した。それは、FDAから BDAへのクロックの立ち上がリエッジが転送され

るのに要する遅延時間をである。すなわち、図13に示すように、COMMONがロウレベル(L)で、クロックの立ち上がりエッジがFDA中を伝播し、同図の右端の基本遅延単位の入力の直針まで到達しているとする。この場合の主なノードの信号レベルがH又はことして図中に示されいる。

【D D 1 2】上足の状態でCOMMONがハイレベル (H) になると、まずMCOのナンドゲート回路 (a) から B D A にロウレベル (L) が出力された係に、このナンドゲート回路 (a) により2 な材のナンドゲート回路 (b) が出力したロウレベル (L) がF D A のナンドゲート回路 (c) ののサント (c) からハイレベルに反転させる。この場体のナンドゲート回路 (c) の出力のレード反転が、F D A から B D A に軽速されたクロックの立ち上がりである。したがって、軽速はナンドゲート回路 (b) → (c) →インバータ回路 (d) →ナンドゲート回路 (e) の 4 つのゲートを介して行われ、F D A の分のゲートの流延時間 よりも大きな遅延時間を発生して、周期の試蓋として現れる。

【0013】この見明の目的は、関期可能なクロック周 波数帯域を拡大させたシンクロナス・ミラー・ディレイ 図牌を備えた平等体集傾回器被置を提供することにあ る。この発明の他の目的は、同期可能なクロック周波数 常域を拡大させつつ、その同期特度を向上させたシンク ロナス・ミラー・ディレイ回路を備えれ事体体集球国际 被置を提供することにある。この発明の対配ならびにそ のほかの目的と新規な特徴は、本明細舎の記述および活 村園面から明らかになるであろう。

[0014]

【課題を解決するための手段】本頭において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、外部端子から入力されたク ロックを遅延させて取り込む入力段回路と、かかる入力 食回路を通したパルス信号を受けてその出力信号を順次 に伝播させる基本選延単位を構成する論理様ゲート遺跡 からなるフォワード・ディレイ・アレイと、上記入力段 回路を通したパルスと各論理様ゲート回路の出力信号と を受け、その出力を上記フォーワド・ディレイ・アレイ の所定の論理様ゲートのゲート制御信号として伝えるミ ラー制御回路と、上記ミラー制御回路から対応する出力 信号が供給され、かかるミラー制御回路を通したパルス エッジを上記フォワード・ディレイ・アレイとは逆方向 に伝播させる基本遺棄単位を構成する論環積ゲート開設 からなるバックワード・ディレイ・アレイ及びそれを出 力させるドライバとを含む両期バルス発生回路におい で、上記入力を開発に入力パルスのパルス電デューティ を小さくさせたパルスを発生させるパルス発生回路を設 ける。

[0015]

【契明の実施の形態】図1には、この発明に係るシンクロナス・ミラー・ディレイ協議(周期パルス発生団路)の一実路例の回路図が示されている。同図の各回路は、特に制限されないが、シンクロナスDAMを様式する他の回路とともに、公知の半導体集技図路の製造技術により、単結品シリコンのような1個の半路体替板上において形式される。

【00.16】この実施例のシンクロナス・ミラー・ディレイ国際は、対記向極に外部クロックを取り込み入力部と、FDA、MCC及びBDAと負荷回路、内部クロックのドライバとしての出力部から構成される。この実施例では、上記入力部において外部クロックでし、にの入力バッファにバルス信号発生国際を設け、クロックでし、ドinの立ち上がリエッジあるには立ち下がリエッジからかるクロックでし、Kinの用遊牧に改存しない一定のパルス偏を持ったパルス信号を発生させる。

【10 00177】つまり。外部域子から入力された外部クロックにLKInは、入力パッファ 81を介して、パルス発生回路は、上記入力パッファ 81の出力信号を遅延させてパルス機を設定する遅延配路 P Wとインバータ回路 N 1、上記入力パッファ 81と上記インバータ回路 N 1の遅延信号とを受けるナンドゲート回路 G 1の出力信号は、インバータ回路 N 2 と N 3 を通して C 0 MMO N に伝えられる。

【00-18】上記インパータ回路N2とN3を通したパルス発生回路の出力信号は、他方において選越回路を構成するインパータ回路N4、N5及びパッファ回路B2とB3とを通してFDAに入力される。FDAは、土ンドゲート回路とインパータ回路からなる基本調整性位から構成される。FDAの切録回路と2段目の回路のナンドゲート回路G11とG21は、一方の入力には論理1に対応したハイレベルが定案的に供認されている。切録回路のインパータ回路N11から出力信号が形成されて、一方において第2段目のナンドゲート回路G21の他方の入力に供給される。上記インパータ回路N11から出力信号は、他方においてMCCのナンドゲート回路G12の一方の入力に供給される。このナンドゲート回路G12の一方の入力に供給される。このナンドゲート回路G12の方の入力は、上記COMMONに検討される。

【0019】上記FDAの第3段目の巻本遅延単位を得 成するナンドゲート回路の一方の入力には、2つ何であ る切段回路に対応したMGCのナンドゲート回路G12 の出力信号が供給される。同様に、第4段目以降の番本 遅延単位を持起するナンドゲート回路の一方の入力に は、それ2つ村のFDAの参本渡延単位の出力信号 に対応して設けられたMGOの上記回経なナンドゲート 回路の出力信号が現次に供給される。特に利限されない が、上記のような基本遅延単位が50食紙列形態に接続 されてF DAが構成される。上記 1つの基本遅延単位に おける信号伝播選延時間は、それぞれが t Dのように同

[0020] MOCでは、それぞれFDAにおける各身 の要本遅延単位の出力信号とCOMMONとを受けるナ ンドゲート回路から構成される。MCCを構成する各ナンドゲート回路G12、G22等は、BDAを構成する ナンドゲート回路 G13、G23年の一方の入力に供給 される。上記ナンドゲート回路 G13. G23は、上記: FDAと逆方向に信号伝播させる。すなわち、ナンドグ ート回路G23の出力信号は、インバータ回路N22を 介してナンドゲート回路 G 13の他方の入力に伝えられ る。このBDAの基本遅延単位を、上記FDAの基本遅 延単位と特価にするために、ダミー回路として負荷が設 けられる。つまり、上記インバータ回路 N2 2の出力信 号は、M OCに対応したダミー回路 としてナンドゲート 回路 G24に供給される。このナンドゲート回路G24 の他方の入力は、他の間様なナンドゲート回路 G 1 4 等 の周様な入力と共通に接続され、周辺では省略されてい るが、固定的にハイレベル又はロウレベルが供給され --

【0 02 1】B DAは、上記のように信号伝播方向が、 上記FDAとは逆方向にされ、実質的に上記FDAと同 じ構成にされる。それ故、FDAを通して伝えられるク ロックのエッジは、BDAにより逆方向に同じ信号遅延 時間を以て伝えられる。上記B DA の出力信号 BD Aou d2+d1+8+tDA= tCK

【OO24】また、外部クロックCLKinから内部クロ ック C L Kort までのうちとがりエッジの伝播時間は、 ・上記のような伝播経路に沿って計算すると次式(7)の 関係が成立する。つまり、外部クロックCLKinから内

[0025] 周期条件についてみると、図12と比較し て〒1と〒2が長くなっており、上頭が様やかになって いることが判る。前記式(3)に相当する条件は、次式 (8) で与えられる。ここで、Pwは、パルス発生回路 Pw<d1+d2+8+tDA

【0025】本実施例における長周期側の条件は、バル スがFDAを通り抜けてしまわないための条件式は、次 t CK< n t D+ d 1+ d2+8

ここで、前記式(3)に相当する条件による特限が無く なった結果、基本遅延単位の繰り返し数nを増やすこと により、最長周期を伸ばすことが可能となる。短周期側

[0.027] 上記のような2種類の条件により、付記と 同じ例について、同期可能なグロック周波数のd 2依存 ミラー・ディレイ回路の他の一実施例の回路回が示され 性を計載した結果が図ってある。村に図1 4 と比較して ている。この実施例では、パルス発生回路で形成された 周波動帯域が広がっていることが呼ばる。 パルスは、COMMO NIC伝えられる。つまり、MCC 周波数帯域が広がっていることが41る。

t は、内部クロックドライバとしてのインバータ回路 N 6とN7を通して出力され、内部クロックCL Kout が 形成される。 and the same of the same

【00.22】この実施例では、上記入力部での遅延時間 d 1 は、上記入力パッファB 1、クロック発生国際とイ ンパータ回路 N2、N3と、パッファ回路 B2でのそれ 記インバータ回路 N4 とN5での信号伝播運転時間とさ れる。そして、パッファ回路B3は、上記FDAからM C Cを通してB DAに伝えられるパルスエッジの遅延時 間もに対応した確認時間に設定される。これにより、5 MDの同項格表の向上を図ることができる。上記内容ク ロックドライバとしてのインバータ回路 NB、Nフでの 信号伝統選挙時間は、上記インバータ回路N4、N5に 対応した運動時間はとに設定される。

【0023】 図2には、この短明に係るシンクロナス・ ミラー・ディレイ回路を説明するための動作連邦団が示されている。この実施制においても、前記句は「ロロックの立ち上がリエッツは、FDA中の伝統時間 1 DAとちょうと回し時間をハオマのよったとは、1 2000と ちょうと同じ時間をかけてB DA中を伝播し、遅延時間 d 2 の選延団時(内部クロックドライバに相当する)。を 通して、内部クロックCLKout として出力される。上 記FDA中のnサイクル目の立ち上がりエッジがn+1 サイクル目の COMMONの立ち上がりエッジによって 伝播が止められることから、次式(6)という関係が成

....... (6)

都クロックC LKout までがちょうど2tCKに等しく なり、上記の外部クロックCLKinと内部クロックCL Kout とが調朗することとなる。

d1+d2+d1+5+tD4 +5+tD4 +d2=2 (d1+d2+5+tD4)

..... (7).

で形成されたバルスのバルス値である。この式の中に は、 LCKは含まれず、外部クロック周波数に対する系 件でなくなっていることが判る。

·············(8)

式(9)で示される。

......(9)

の条件は、前記の場合と変わらないが、式の影が若干変。 わり、式(10)のようになる。

t CK>d 1+d2+"t D+ (PW+5) /2" - 1 - mm mmm (110) mm - 1 - mm

【0028】図 4には、この発明に係るシンクロナス・

側に対してのみ伝えられるようにするものである。ただ し、FDAに入力される外部クロックCLKInとの遅延 時間を守しくするために、入力都において、バルス発生 阿伽 をサレイン・アルトの 回路 に対応 したナンドゲート回路 ヤインバータ 回路が設 けられて、同じ連延時間 1 が設定される。 【0029】この実施例の阿閦条件は、長周期側につい

t CK > 2 (d1+d2+8-Pw) 【0030】上記外部クロックCLKInのパルス個チュ ーティは、付記同様に50%であると仮定している。 ャ 3×.0の場合、FDAinがまだnサイクル目のハイレベ ル(H)であるときに、COMMONMn+コサイクル 目のロウレベル(L)になるため、上記ハイレベル る。この実施例でも、約2回14に比較して、十分に広 (H)がFDA中を伝播し始める。そして、FDAnは い周辺数単域を確保することが残る。そして、この実施 一旦 ロウレベル (L) になり、次のクロックサイクル (n+1) で再びハイレベル (H) となるが、この間で OMMONはn+1サイクル目のロウレベル(L)のま まであるから、FDA中に2つの立ち上がりエッジが伝。 指することになってしまい、外部クロッグCLKInと内

1 CK > 2 (d 1 + d 2 + 8) 【0032】図7には、この発明が適用されるダイナミ ック型RAM(シンクロナスDRAM)の一実施例の要 部プロック図が示されている。周辺には、シンクロナス DR AMのうち、入出力パッファと、それに関連する内 部同路が代表として例示的に示されている。

【0 03 3】 クロック入力パッファ (Clock Input Butter) 1 は、外部クロックCLKの他に、チップゼレ クト信号/CS、ロウアドレスストローブ信号/RA S. カラムアドレスストローブ信号/CAS及びライト イネーブル位号/WE等の制御位号を受けて、内部動作 に必要な各種制御信号を形成する。上記外部クロックC LKは、耐記図1又は図4のようなシンクロナス・ミラ ー・ディレイ回路により構成された同期クロック発生図 路に入力され、ここで上記外部クロックOLKに同期し た内部クロックが形成される。

【0034】つまり、外部クロックCLKは、上記のよ うな同期クロック発生回路に入力され、ここで外部クロ ックと同期した内部クロックが形成される。この構成で は、外部クロックにLKをそのまま内部クロックとして 用いるに比べて、入力パッファでの信号遅延を実質的に 無くすことができ、時間マージンを大きくできるのでそ の分外部クロックCLKの高周波数化にも十分対応でき るようにされる。

【0035】アドレス入力パッファ(Address Linput Buffer) 2 は、後述するように時系列的に入力される アドレス作句を取り込む。 このアドレス入力バッファ2 からは、ロウ系アドレス信号やカラム系アドレス信号の 他に、モード設定に用いられるコード情報 Code も取り 込まれる。このコード情報 Code は、モードデコーダー (Mode Decoder) ちに含まれるモードレジスタにセッ トされ、モードデコーダラによって解放され、それに対。 応した動作を実現するための制御信号が形成される。

ては付記支払例と同じであり、式(9)で与えられる。 短周期側については、上述の実施例の条件に刻の条件が もう 1つ知わる。これは、COMMONのパルス幅デュ ーティがFDA inのパルス幅デューティより小さいため に必要な条件であり、図5に示した動作破形図におい て、〒3>0、つまり次式(1-1)として与えられる。 (1 1)

一部クロックCLKout が周期しなくなるので、上記条件 式 (11) が出来となる。 【0031】 図 5には、 針記と向じ刻で周期可能なクロ ック国波数のd.2依存性を計算した結果が示されてい 例では、次式(12)の条件が成立する場合、パルス値 デューティが50%の外部クロックCLKinに対して、 国じくパルス値デューティガミロ%の内部クロックCL Kout を形成することができるという特長もある。

....... (12)

【00:36】データ入力パッファ (Data Input But fer) 3 は、人出力堀子 I /O から供給される書き込み信 号を取り込み、図示しないメモリアセイ(Memory arra y)に書き込みデータ Data として伝えられる。データ出 カバッファ (Data Output Buffer) 4は、メモリアレ イ(Memory array) から読み出された読み出しデータロ ata 老外部端子 I / Oから送出させる。

【ロロ37】ラス糸コントロール回路(RASAContr. oi) 6は、モードデコーダ5の出力により、ロウ系アド レスカウンタ (Row® Address Counter) 7と、ロウ 糸アドレスプレデコーダ(RoseAddress pre- Decod er) 1 0を制御して、ロウ系のアドレス選択動作を料御 する。上記ロウ系アドレスカウンタフには、ロウアドレ ス信号 (Row Address) が初期値として入力される。 ロウ系アドレスプレデコーダ10は、アドレス信号を解 読してパンクロと1(Bank-0 とBank-1)にプレデコー ドカれたアドレス信号(Row Address')を送出する。 [100:38] バンクコントロール回路 (Bank Contro i) 9は、モードデコーダラからの出力信号により、カ ラム系アドレスカウンタ (Column 系Address Count er) 8と、カラム糸アドレスプレデコーダ(Colum A ddress pre- Decoder) 1 2を制御して、ロウ系のアド レス選択動作を制御する。 カラムネアドレスカウンタ 8 には、カラムアドレス信号 (Colum Address) が切割 値として入力される。このカラム系アドレスカウンタ8 は、パーストカウンタ(Burst Counter)とも呼ばれ る。カラム系アドレスプレデコーダ 12 は、アドレス保 考を収込してメモリアレイ(Mesory erray)にプレデコ ードされたアドレス信号(Column Address')を送出す

115、2000年的新年

1993 11 15

. .-

【0039】ロウ系アドレスプレデコーダ10には、元 長型路(Redundanoy)1が数けられ、不良のワード袋 が元長ワード線に置き考えられる。同様に、カラム系ア ドレスプレデコーダ12には、元長回路(Redundanoy) 13が取けられ、不良のデータ台が元長データ頃に置き 考えられる。

【0040】図8には、上記シンクロナスDRAM(以下、単にSDRAMという)の一変施例の全体プロック図が示されている。 岡図に示されたSDRAMは、特に制設されないが、公知の手塔体集後回路の報道技術によって単語品シリコンのような1つの手塔体基近上に形成される。 岡図においては、シンクロナスDRAMの全体回路の理解を容易にするため、図7と同じ回路プロックであっても全体的に使一させるために別の回路記号により表している。

(0.041) この実施例のSDRAMは、メモリバンクA、(BANKA) を構成するメモリアレイ200Aと、メモリバンク(BANKB) を構成するメモリアレイ200Aと200Bは、マトリクス配置されたダイブミック型メモリセルを備え、図にはえば同一列に配置されたメモリセルの選択端子は列電のフード級(図示せず)に指合され、同一行に配置されたメモリセルのデータ入出力端子は行場に相撲データ域(図示せず)に結合される。

【0042】上記メモリアレイ200Aの図示しないワ ードははロウデコーダ2 D 1 Aによるロウアドレス信号 のデコード結果に従って1本が選択レベルに駆動され る。 メモリアレイ200Aの図示しない相補データ株は センスアンプ及びカラム選択回路202Aには合され る。センスアンプ及びカラム選択回路2:02 Aにおける センスアンプは、メモリセルからのデータ競出 しによっ て天々の相補データ数に扱れる数小電位蓋を検出して増 備する増修回路である。 それにおけるカラムスイッチ回 除は、根補データ株を各別に選択して相補共通データ株 204にほ通させるためのスイッチ回路である。 カラム スイッチ回路 はカラムデコーダ203Aに よるカラムア ドレス伎母のデコード結果に従って選択動作される。 【0043】メモリアレイ200日側にも関係にロウデ コーダ2018,センスアンプ及びカラム選択国路20 28、カラムデコーダ2038が設けられる。上記相補 共通データ線204は入力パッファ210の出力端子及 び出力パッファ211の入力塩子に接枝される。 入力パ

15に接続される。 【00441 アドレス入力編子A 0~A 9から供給されるロウアドレス信号とカラムアドレス信号とカラムアドレスパッファミロらヒロウアドレスパッファミロらにアドレスパッファンリンとのドアドレスであり込まれる。供給されたアドレス信号はそれぞれのパッファが保持する。ロウア

ッファ210の入力端子及び出力バッファ211の出力

媚子は16ビットのデータ入出力端子 I/00~1/0

ドレスパッファ 20 6はリフレッシュ動作モードにおいてはリフレッシュカウンタ20 8から出力されるリフレッシュアドレス信号をロウアドレス信号として取り込む。カラムアドレスパッファ20 5の出力はカラムアドレスカウンタ20 7 が出述のコマンドなどで指定される動作モードに応じて、上記プリセットデータとしてのカラムアドレス信号、又はそのカラムアドレス信号を増次インクリメントした値を、カラムデコーダ203A。20 38 に向けて出力する。

【0045】コントローラを11名は、特に制取されないが、クロック信号でした、クロックイネーブル信号で K デップをレクト信号ができ、カラムアドレスストローブ信号がCAS(記号)はこれが付された信号がロウストローブ信号がRAS、及びライトイネーブル信号がRAS、及びライトイネーブル信号がRAS、及びライトイネーブル信号がRAS、及びライトイネーブル信号がRAS、及びライトイネーブル信号がRASを表し、アドレス入力場子AOへASからの制御データとが供給され、それらの信号のレベルの変化やタイミングなどに基づいてSORAMの動作モード及び上記回路ブロックの動作を制御するためのカタイミング信号を形成するもので、そのためのコントロールロジック(図示せず)とモードレジスタ30を値える。

【00.46】クロック信号のLKは、対記のように同期クロック発生国路に入力され、ここで形成された内部クロックとの同期がとられる。この内部クロックは、SDRAMのマスタクロックとされ、その他の外部入力信号は当該内部クロックにもでした。チップセレクト信号/CSはそのロウレベルによってコマンド入力サイクルの開始を指示する。チップセレクト信号/CSがハイレベルのとき(チップ・中選択状態)やその他の入力は産業を持たない。但し、後述するメモリハンクの選択状態やバースト動作などの内部動作はチップ申選択状態への変化によって影響されない。/RAS、/CAS。/WEの各信号は選挙のDRAMにおける対応信号とは親能が相違され、後述するコマンドサイクルを定義するときに有象の信号とされる。

【0047】クロックイネーブル信号でKEは次のクロック信号の有効性を指示する信号であり、当該信号でKEがハイレベルであれば次のクロック信号でLKの立ち上がりエッジが有効とされ、ロウレベルのときには無効とされる。さらに、図示しないがリードモードにおいて、出力パッファ211に対するアウトブットイネーブルの制御を行う外部制御信号もコントローラ212に供給され、その信号が例えばハイレベルのときには出力パッファ211は出力インピーダンス状態にされる。
「00.48]上記ロウアドレス信号に、クロック信号でLK(内部クロック信号)の立ち上がりエッジに国時る後述のロウアドレスストローブ・パンクアクティブコ

マンドサイクルにおけるA D~ A 8 のレベルによって定 載される.

【0049】 A9からの入力は、上記ロウアドレススト ローブ・パンクアクティブコマンドサイクルにおいてバ ソク選択信号とみなされる。即ち、 A9の入力がロウ レ 水山の時はメチリバンクBANKAが選択され、ハイレ ベルの時はメモリバンクBANKBが選択される。 メモ リバンクの選択制御は、特に期限されないが、選択メモ リバング側のログデコーダのみの活性化、非選択メモリ パンク劇のカラムスイッチ回路の全非選択、選択メモリ バンク側のみの入力パッファ2 1/0及び出力パッファ2 11人の接続などの処理によって行うことができる。

【0 05 0】後述のプリチャージコマンドサイクルにお けるA8の入力は相補データ様などに対するプリチャー 少動作の単核を指示し、 そのハイレベルはプリチャージ の対象が双方のメモリバンクであることを指示し、その ロウレベルは、A9で指示されている一方のメモリバン クがプリチャージの対象であることを指示する。

【0051】上記カラムアドレス信号は、クロック信号 CLK(内部クロック)の立ち上がりエッジに周期する リード又はライトコマンド(後述のカラムアドレス・リ ードコマンド、カラムアドレス・ライトコマンド)サイ クルにおけるA O~A 7 のレベルによって定義される。 そして、この核にして定義されたカラムアドレスはパー ストアクセスのスタートアドレスとされる.

【0.05.2】 次に、コマンドによって指示されるS DR AMの主な動作モードを説明する。

(1) モードレジスタセットコマンド (Mo)

上記 モードレジスタ3 0をセットするためのコマンドで あり、/CS, /RAS, /CAS, /WE=ロウレベ ルによって当該コマンド指定され、セットずべきデータ (レジスタセットデータ) はAO~A9を介して与えら れる。レジスタセットデータは、、特に制限されないが、 バーストレングス、CASレイテンシイ、ライトモード などとされる。特に制限されないが、設定可能なパース トレングスは、1, 2, 4, 8, フルページとされ、鞍 定可能なCASレイテンシイは1、2、3とされ、設定 可能なライトモードは、 パーストライトとシングルライ トとされる.

【0053】上記 CASレイテンシイは、後述のカラム アドレス・リードコマンドによって指示されるリード動 作において/CASの立ち下がりから出力バッファミ1 1の出力動作までに内部クロック信号の何サイクル分を 歩やすかを指示するものである。 該出 しデータが確定す るまでにはデータ技出しのための内部動作時間が必要と され、それを内容クロック情報の使用周波数に応じて数 大するためのものである。 換言すれば、周波数の高い内 一部クロック信号を用いる場合にはCASレイテンシイを 相対的に大きな値に数定し、周波数の低い内部クロック 信号を用いる場合には CASレイテンシイを相対的に小 さな値に設定する。

【0054】(2) ロウアドレスストローブ・バンクア クティブコマンド (Ac)

これは、ロウアトレスストローブの指示とA9によるメ モリバンクの選択を有効にするコマンドであり、ノロ S. /RAS= DOUND. /CAS. ZWE=NTL ベルによって指示され、このときAO~ABに供給され るアドレスがロウアドレス信号として、A9に供給され る役長がメモリバングの選択信号として取り込まれる。 取り込み動作は上述のように内部クロック保管の立ち上 がりエッジに回期して行われる。例えば、当該コマンド が指定されると、それによって相定されるメモリバンク におけるワード娘が選択され、過数ワード株に無缺され たメモリセルがそれぞれ対応する相様データ級に導通さ れる.

and the second s

, • I*

والرياب والمعارس ملائي وراده وايدار

and the state of the factor of the first over the state of the

マー・コントで行うできない。また「自動機関係」。

- tg- 14 tg

Constitution to the party of the special control

【0055】 (3) ガラムアドレス・リードコマンド (Re)

このコマンドは、パーストリード動作を開始するために お要なコマンドであると共に、カラムアドレスストロー プの指示を与えるコマンドであり、 ノCS。 ノCAS= ロウレベル、/RAS, /WE=ハイレベルによって指 示され、このときAロ~A7に供給されるカラムアドレ スがカラムアドレス信号として取り込まれる。これによ って取り込まれたカラムアドレス信号はパーストスター トアドレスとしてカラムアドレスカウンタ2 ロブに供給 される。 これによって指示されたパーストリード動作に おいては、その前にロウアドレスストローブ・バンクア クティブコマンドサイクルでメモリバンクとそれにおけ るワード森の選択が行われており、当該選択ワード森の メモリセルは、内部クロック信号に関期してカラムアド レスカウンタ207から出力されるアドレス信号に従っ て順次選択されて連載的に該出される。連続的に該出さ れるデータ数は上記パーストレングスによって指定され た個数とされる。また、出力パッファ2:1 1からのデー タ銃出し開始は上記 CAS レイテンシイで規定される内 部クロック信号のサイクル数を待って行われる。 (0056) (4) カラムアドレス・ライトコマンド

(Wr) ライト動作の態様としてモードレジスタ3点にパースト ライトが設定 されているときは当該パーストライト動作 **参聞触するために必要なコマンドとされ、ライト動作の** 態様としてモードレジスタ30にシングルライトが設定 されているときは当該 シングルライト動作を開始するた めに必要なコマンドとされる。 更に当該コマンドは、 シ ングルライト及びパースドライトにおけるカラムアドレ スストローブの指示を与える。当該コマンドは、/C S, /CAS, /WE=DOUGH /RAS=ATL ベルによって指示され、このときAO~A7に供給され るアドレスがカラムアドレス信号として取り込まれる。 ... これによって取り込まれたカラムアドレス信号はパース

ر در ها در ما استوسطان در ایمان ایران هاموری

トライトにおいてはパーストスタートアドレスとしてカ ラムアドレスカウンタ2.07 に供給される。これによっ て指示されたパーストライト動作の手頂もパーストリー レイテンシイはなく。ライトデータの取り込みは当時力 ラムアドレス・ライトコマンドサイクルから開始され

[0057] (5) 7 U + + - 93 7 V F (P r) これは、A8。A9によって選択されたメモリバンクに「 対するプリチャージ動作の開始コマンドとされ、/C 5. /RAS. /WE=00 LAN. /CAS=74. ベルによって指示される。

[0058] (5) オートリフレッシュコマンド このコマンドはオートリフレッシュを開始するために必 要とされるコマンドであり、/CS。 /RAS,/CA S= ロウレベル、/WE, CKE=ハイレベルによって 抵示される。

【0059】(7)パーストストップ・イン・フルベー ジコマンド

フルページに対するバースト動作を全てのメモリバング に対して住止させるために必要なコマンドであり、フル ページ以外のパースト動作では無視される。 このコマン FIL. / CS. /WE=DOLAIL. /RAS. / CA S= ハイレベルによって指示される。

(0.060) (8) /-オペレーションコマンド (No

これは実質的な動作を行わないこと指示するコマンドで あり、/CS=ロウレベル、/RAS, /CAS, /W Eのハイレベルによって指示される。

【0051】SDRAMにおいては、一方のメモリバン クでパースト動作が行われているとき、その途中で料の メモリバンクを指定して、ロウアドレスストローブ・バ ンクアクティブコマンドが供給されると、当該実行中の 一方のメモリバンクでの動作には何ら影響を与えること なく、当該別のメモリバンクにおけるロウアドレス系の 動作が可能にされる。例えば、SDRAMは外部から供 給されるデータ、アドレス、及び制御信号を内部に保持 する手段を有し、その保持内容、特にアドレス及び制御 借号は、特に制限されないが、メモリバンク毎に保持さ れるようになっている。或は、ロウアドレスストローブ ・パンクアクティブコマンドサイクルによって選択され たメモリブロックにおけるワード森1本分のデータがカ うる系動作の封に予め読み出し動作のために図示しない ラッチ回路にラッチされるようになっている。

[0.052] したがって、データ入出力幅子 1/00~ 1/015においてデータが衝突しない繰り、処理が終 アレていないコマンド実行中に、当該実行中のコマンド が処理対象とするメモリバンクとは異なるメモリバンクニ に対するプリチャー ジコマンド。ロウアドレスストロー ブ・バンクアクティブコマンドを発行して、内部動作を 子の間結させることが可能である。

【00.53】 SDRAM22は、クロック信号CLK (内部クロック信号) に同期してデータ、アドレス、制 物信号を入出力できるため、「DRAMと同様の大台生メ で指示されたパーストライト動作の手供られーストリー 上動作と同様に行われる。 低し、ライト動作にはCAS こりをSRAMICROMである高速動作させることが可能で あり、また、選択された1本のワード線に対して従つの チータをアクセスするかをパーストレングスによって指 定することによって、内蔵かラムアドレスカウンタ20 7 で順次カラム系の選択状態を切り換えていって複数値 、のデータを連続的にリード又はライトできることが理解。 されよう。

The second secon

【0064】図9には、この影明に係るSDRAMのリ ードサイクルの一刻を説明するためのタイミング図が示 されている。アCSとアRASのログレベルより、ログ アドレスR: eが取り込まれる。また、アドレスA11 (ハンクセレクト 88) のロウレベルにより、ハンクー ロがアクティブにされてパンクーロに対してロウ系のア ※ドレス選択動作が開始される。3クロック後に、 /CA 込まれてカラム系の選択動作が開始される。

2*x -

【0065】 CASレイテンシイが3にされてるとする と、3クロック後に出力信号。が出力される。パースト リードが指定されているなら、以後グロックに同期して データ・+ 1、 + 2、 + 3が原次に出力される。こ のような読み出し動作と平行して、アクティブバングー 1の指定と、それに対応したロウアドレスR: 6と、そ れから3クロック遅れてカラムアドレスグ: 6が入力さ れる。これにより、3クロック後にデータル、6+1に b + 2、 b + 3が順次に読み出される。

【0066】リードバンクー1を指定してカラムアドレ スペ: 6' まえカすると…引き抜いてそれより3クロッ クに遅れてデータ 6'と6'+1が出力される。2クロ ック後に、リードバックー1を指定してカラムアドレス C: b" を入力するとb' がb" に置き替えられるので それより3クロックに遅れてデータ 6"と 6"+1、 b" +2、b" +3が出力される。

【D057】図10には、この発明に係るSDRAMの ライトサイクルの一例を説明するためのタイミング図が 示されている。 ノロSと/RASのロウレベルより、ロ ウアドレスR:e が取り込まれる。 また、アドレスA 1 1 (パンクセレクトBS) のロウレベルにより、パンク - ロがアクティブにされてパンク - ロに対してロウ系の アドレス選択動作が開始される。3クロック後に、ノヴ ′ ASがロウレベルにされて、カラムアドレスC:oが取. リ込まれてカラム系の選択動作が開始され、それと同時 。に入力された雷き込み信号。が選択されたメモリセルに 書き込まれ、以下パースドライトに対応してカラムアド レスが更新されて、データョナ1、ロナ2、ロナ3がク ロックに関切して書き込まれる。

【0068】このようなパースト書き込み動作と平行し

40, 100

て、アクティブバンクー 1 の指定と、それに対応したロウアドレスR: bと、それがら3 クロック遅れてカラムでドレスC: bが入力され、書き込みデータ bが書き込まれる。以下、上記同様にも・1、b + 2、b + 3 がクロックに両路して呼太に書き込まれる。以下、ライトバンクー 1 を指定してカラムアドレスC: b*を入力し、サードバックー1を指定してカラムアドレスC: b*を入力すると、カラムアドレスがb*からb*に置き替えられるので、それよに対応したデータb*とb*+1、b*+2、b*+3 が項次に書き込まれる。

【0069】上足の実施領から得られる作用効果は、下 紀の通りである。

(1) 外部端子から入力されたクロックを遅延させて 取り込む入力投回路と、かかる入力を回路を達したパル ス度最多受けてその出力性最を順次に伝播させる基本選 「延単位を構成する論理技ケート回路からなるフォワード ・ディレイ・アレイと、上記入力段回路を通したパルズ と各論理様ゲート国路の出力信号とを受け、その出力を 上記フォーワド・ディレイ・アレイの所定の論理秩ゲー トのゲート制御信号として伝えるミラー制御回路と、上 記ミラー制御回路から対応する出力信号が供給され、か かるミラー制御同路を通したパルスエッジを上記フォワ ード・ディレイ・アレイとは逆方向に伝播させる基本遅 延単位を構成する論理技ゲート区跡からなるバックワー ド・ディレイ・アレイ及びそれを出力させるドライバと を会む周期パルス発生回路において、上記入力度回路に 入力 バルスのバルス幅デューティを小さく させたバルス を発生させるパルス発生回路を設けることにより、周期 可能な外部クロックの周波数帯域を広くすることができ るという効果が得られる。

【ロロ7.0】(2) :外部幅子から入力されたクロック を遅延させて取り込む入力政団路と、かかる入力政団路 を通したパルス信号 を受けてその出力信号 を順次に伝播 させる基本遅延単位を構成 する論理徒ゲート回路から な るフォワード・ディレイ・アレイと、上記入力級回路を 通したパルスと各論理核ゲート回路の出力信号とを受 け、その出力を上記フォーワド・ディレイ・アレイの所 定の論理徒ゲートのゲート制御信号として伝えるミラー 制御回路と、上記ミラー制御函路から対応する出力信号 が供給され、かかるミラー料御団路を通したパルスエッ ジを上記フォワード・ディレイ・アレイとは逆方向に伝 揺させる基本通延単位を構成する論理器ゲート回路から なるバックワード・ディレイ・アレイ及びそれを出力さ せるドライバレを全む海蛸 バルス発生問題 において、バ ルス発生回路を設けて上記ミラー財命回路に入力バルス のパルス個デューティを外部クロックに比べて小さくさ せることにより、同期可能な外部クロックの周波数率将 を広くすることができるという効果が得られる。

【0071】(3) 上記入力回路又は上記第1及び第

2の入力食回路には、ファワード・ディレイ・アレイからミラー制御回路を達してパックワード・ディレイ・アレイにパルスエッジが伝えられる遅延時間に担当する過延時間を持つ遅延回路を挿入することにより周期特度を高くすることができるという効果が得られる。

【00.7.2】(4) 上記阿堺ハルス発生回路をシンク ロナスダイナミック型RAMに搭載することにより、そ の動作速度もいっそう速くすることができるという効果 が待られる。

【0073】以上本足明者よりなされた発明を実施例に、基づき具体的に証明したが、本頭足明は付記実施例に限定されるものではなく、その実管を透取しない範囲で種々変更可能であることはいうまでもない。例えば、入カバルスと内部パルスとの回頭化は、パルスの立ち下がりエッジを回頭させるようにお登録が作を行うものであれば、有なのであってもよい。この発明に係る回頭パルス発生回角は、シンクロナスDRAMの他、外部から入力されたクロック信号を同期した内部クロック信号を必要とする各種半端体条状回路被虚に広く利用できる。

[0074]

【契明の効果】本願において関示される契明のうち代表 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、外部端子から入力されたク ロックを遅延させて取り込む入力段回路と、かかる入力 校回路を通したパルス信号を受けてその出力信号を順次 に伝播させる基本遅延単位を構成する論理秩ゲート回路 からかるフォワード・ディレイ・アレイと、上記入力設 回路を通したパルスと各論理技ゲート回路の出力指导と を受け、その出力を上記フォーワド・ディレイ・アレイ の所定の論理法ゲートのゲート制御信号として伝えるミ ラー制御回路 と、上記ミラー制御回路から対応する出力 信号が供給され、かかるミラー制御回路を通したパルス エッジを上記フォワード・ディレイ・アレイとは逆方向 に伝播させる基本遅延単位を構成する論理様ゲート回路 からなるバックワード・ディレイ・アレイ及びそれを出 力させるドライバとを含む周期パルス発生回路におい て、上記入力段回路に入力パルスのパルス幅デューディ も小さくさせたパルスを発生させるパルス発生回路を数 けることにより、周期可能な外部クロックの周波数帯域 を広くすることができる。 【図1】この発明に係るシンクロナス・ミラー・ディレ

【図1】この発明に係るシンクロナス・ミラー・ディレ イ国路が開発し払明発生回路)の一実施例を示す回路図 である。

- 【図2】図1・のシンクロナス・ミラー・ディレイ回路を ○ 説明するための動作途形図である。

【図3】図1の回路の周期可能な外部クロック周波数等 ・ 根を示す特性図である。

【図4】この発明に保るシンクロナス・ミラー・ディレ

and the American

section

. . .

イ回路の他の一実施例を示す回路図である。

【図 5】図4のシンクロナス・ミラー・ディレイ図路を 説明するための動作波形図である。

【図6】図4の図路の周期可能な外部クロック周波数策 域を示す特性図である。

【図7】 この発明が適用されるシンクロナスダイナミック型 RAMの一実施例を示す姿勢ブロック図である。 【図8】図7のソンクロナスDRAMの一実施例を示す全体プロック図である。

【図9】 この影明に係るシンクロナスDRAMのリード サイクルの一刻を説明するためのタイミング図である。 【図 1.0】 この影明に係るシンクロナスDRAMのライ トサイクルの一例を説明するためのタイミング図であ る。

【図 1 1】本願発明に先立って快討されたシンクロナス・ミラー・ディレイ国際の固路図である。

【図 1.2】図 1.1 の回路動作を説明するための動作波形図である。


[図 13] 本頭発明に先立って検討されたシンクロナス・ミラー・ディレイ回路の一部回路図である。

【図 1 4】図 1 1 の回路の同期可能な外部クロック風波 数帯域を示す特性図である。 (神号の説明)


81~83"パッファ回路、N1~N5、N11~N2 2…インバータ回路、G1, G11~G24…ナンドゲ ート恒路、IF.D.A.y.フォワード・ディレイ・アレイ、Mi CC…ミラー製物回路、、BDA…ハックワード・ディル イ・アレイ、1…クロックスカバッファ、2…アドレズ 入力パッファ、3…データ入力パッファ、4…データ出 カバッファ、 ち…モードデコーダ、 ち…ラスコントロー ル回路、アーロウ系アドレスカウンタ、8ーカラム系ア ドレスカヴンタ、9…パンクコントロール回路、10… ロウ系アドレスプレデコーダ、11…ロウ系冗長回路、 12…カラム糸アドレスプレデコーダ、13…カラム糸 元長四路、22··· SDRAM、30··・モードレジスタ、 200A, 200B…メモリアレイ、201A, 201 B…ロウデコーダ、202A、202B…センスアンプ . 及びカラム選択回路、203A、203B…カラムデコ ーダ、205…カラムアドレスパッファ、206…ロウ アドレスパッファ、207…カラムアドレスカウンタ、 2.08…リブレッシュカウンタ、2.1.0…入力パップ ァ、211…出力バッファ、212…コントローラ。


لدائر وكالمراجون الخنور فداوان المتحجرات


(E) 1)





(図2)

















(211)




(図12)



[図19]







フロントページの技き (51) Int. Cl.6 製別記号 F I G 1 1 C 11/84 35 2 S

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.